Jupyter Notebookを介したRISC-V SoC向 け実機テスト環境の構築

小島 拓也++, 亀井 愛佳[§], 矢内 洋祐[§], 天野 英晴^{§,} 久我 守弘¶, 飯田 全広¶ +東京大学 ‡JSTさきがけ [§]慶應義塾大学 ¶熊本大学

Society 5.0 時代における計算機システム



SLMLET: エッジ, MEC向けeFPGA・CPU混載SoC



SLMLETのプロトタイプ



チップレイアウト 4.2mm角

USCJ 55nmを採用
 閾値電圧のばらつきが小さい
 240mV/Vの高い基板効果係数

 ボディバイアス制御によるリーク削減の期待

 スタンダードセル: C55DDCT07L60LVT



USCJプロセスのトランジスタ構造

テスト・評価システム



本研究の目的

■効率的なテストおよび測定に向けた環境整備が急務

■<u>要件</u>

 PYNQ-Z2上のFPGA設計:常に再利用可能な設計(1度実装すれば良い)
 ソフトウェア開発:ハードウェア実装を抽象化したAPI,ライブラリの 整備

本研究による実装
 SLMLET制御用FPGA回路設計
 SLMLETソフトウェア開発キット (SDK)
 Pythonライブラリ PySLMLET

SLMLET制御用FPGA回路設計

制御用FPGA回路設計の設計方針

■ 求められる機能

- 1. SPIを用いたデータの入出力
 - SLMLETボード側がマスタ、FPGA側がスレーブ
 - ブートを含む任意のデータ転送
 - プログラムデータはPS側のDRAMから送る

2. クロック信号の入力

- FPGA上のMMCM(Mixed-Mode Clock Manager)で生成
- PS側のソフトウェア制御でクロック周波数の切り替えが可能
- 3. 各種制御信号の入力、状態の観測
 - リセット信号、ブート開始信号, etc

制御用FPGA回路設計



Zynq FPGA上に設計したシステムの構成

データ転送 (ブートを例に)



Zynq FPGA上に設計したシステムの構成

クロック信号の切り替え



Zynq FPGA上に設計したシステムの構成

動作周波数と回路規模

■130MHzまではタイミング違反なしで実装可能

資源	使用量	利用可能量	使用率 (%)
LUT	6128	53200	11.5
LUTRAM	1227	17400	7.05
FF	7925	106400	7.45
BRAM	68	140	48.6
IO	25	125	20
BUFG	27	32	84.4
MMCM	2	4	50

BRAMはRead buffer(4KB), Write buffer(128KB)で主に消費
 BUFGの上限によりSLMLET入力用クロック信号は12種が最大

SLMLET SDK



- ■コンパイル環境
- RISC-V GNU toolchain
 SLMLET用のリンカスクリプト
 SLM部のコンフィギュレーションデータの自動取り込み
 ライブラリ、API
 SPIデータ入出力
 - printf, scanf (SPI経由)
 - HyperBusデータ転送
 - SLM制御

ライブラリを用いたHyperRAMの使用例

••• 1. 共有メモリ領域を確保

```
int* src_mem = (int*)sharedMalloc(MEM_BANK0, N * sizeof(int)); // bank 0
int* dst_mem = (int*)sharedMalloc(MEM_BANK1, N * sizeof(int));; // bank 1
```

```
HBResult result;
```

1 2

```
3
4
5
      // Core -> HyperRAM 2. Hyperbus I/Fを通じて共有メモリからHyperRAMへデーク転送
6
 7
      printf("copy data from core to HyperRAM\n");
      result = slmletMemcpy(ram_adder, src_mem, sizeof(int) * N, slmletMemcpySharedmemToHyperram);
8
9
      if (result != HB SUCCESS) {
10
          printf("Fail in memcpy Core -> HyperRAM\n");
11
         return -1;
12
      }
13
                         |3. Hyperbus I/Fを通じてHyperRAMから共有メモリヘデータ転送|
      //HvperRAM -> Core
14
15
      printf("copy data from HyperRAM to core\n");
16
      result = slmletMemcpy(dst_mem, ram_adder, sizeof(int) * N, slmletMemcpyHyperramToSharedmem);
17
      if (result != HB SUCCESS) {
18
         printf("Fail in HyperRAM -> Core\n");
19
         return -1;
20
      }
```

ライブラリを用いたSLMブロックの使用例

```
1. コンフィギュレーションデータを共有メモリ領域に読み出し
     printf("load bitstream\n");
     unsigned int* bitstream = loadBitstream(MEM BANK0);
 2
 3
     if (!bitstream) {
 4
         printf("failed to load bitstream\n");
 5
6
         return 1;
     }
         2. コンフィギュレーションデータをSLMに書き込み (再構成)
 7
     printf("start configuration\n");
 8
     configurationSLM(SLM BLOCK0, bitstream);
 9
10
     printf("enable SLM\n"); 3. リセット、開始信号の送信
11
     resetSLM(SLM BLOCK0);
12
     startSLM(SLM BLOCK0);
13
14
                                 4.SLM Memory mapped領域への書き込み
     printf("write data to SLM\n");
15
     for (i = 0; i < FPGA_REG_COUNT; i++) {</pre>
16
         writeSLM(SLM BLOCK0, (int*)(4 * i), &write data[i]);
17
     }
18
19
                                       5.SLM Memory mapped領域からの読み出し
     printf("read data from SLM:\n");
20
     for (i = 0; i < FPGA_REG_COUNT; i++) {</pre>
21
22
         printf("FPGA Reg %d: %08X\n", i, readSLM(SLM_BLOCK0, (int*)(4 * i)));
23
     }
```

PySLMLET

PySLMLETの構成要素

■ PL部の回路制御ドライバ

- データ転送、制御信号の送信、クロック変更操作
- データ 転送 は asyncio を 用いた 非 同 期処 理
- Jupyter Notebook用GUI
 - 手動実行用GUI
 - ■連続自動テスト用GUI
- 電源装置操作用ライブラリ
 - VISA/SCIPに対応したプログラマブル電源と連動





動画リンク: https://drive.google.com/file/d/1SgiKyEdQ911t9SPk6AjZC1qMw2OhniFk/preview

In [1]:	import pysImlet gui = pysImlet.SLMLETHostGUI(use_power_control = True, use_virtual_terminal = True) gui.display()
	Program Loader
	Select local file Upload file Write here
	Select your program file
	Select No selection
	Reload
	Status: No program loaded
	Virtual terminal



自動テストフロー



自動テストフロー



自動テストフロー



STEP2: テストしたい電圧、クロックに変更し、コアをスタート

自動テストフロー



STEP3: 結果をメモリから読み出す検証用プログラムをブート

自動テストフロー



STEP4: 読み出した結果が想定される結果と一致するか確認

テスト・評価結果

機能テストの結果

■ RISC-VコアのISAが正しく動作するか検証

- 公式のriscv-testsを利用
 - rv32ui-p-*のテストセット
 - ■計39種のテストが含まれる
- ■電源電圧は標準電圧0.90V,動作周波数は20MHz

パスしなかったテストベクタ

- rv32ui-p-fence_i: riscv-miniではfench命令は未実装のため
- rv32ui-p-lhu,lh,sh,sb: chiselのバグにより誤ったVerilogが生成されたことによる

機能テストの様子



ボディバイアス制御によるリーク電力の増減

■ 電源電圧VDDとボディバイアス電圧 VPW (P-well側), VNW (N-well側)を変えて測定 ■ VDD = VPW + VNWとなるように設定

リバースバイアス (VPW < 0 V)時はリークが削減されるが遅延が増加 (後述)



リーク電力の内訳を推定

■ 試作チップではSRAMとロジック部で別々のボディバイアスドメイン



全体で共通のバイアス電圧を印加した時と、SRAMだけに印加した時の違い (ゼロバイアス時で正規化)

リーク電力の内訳を推定



全体で共通のバイアス電圧を印加した時と、SRAMだけに印加した時の違い (ゼロバイアス時で正規化)

動作範囲とボディバイアス制御の効果



各VDD,動作周波数におけるテストパス数

動作周波数に概ね比例して動作可能最小電圧が大きく
 リバースバイアスが強くなるにつれ動作可能最小電圧が大きく

電圧条件を変更した自動テストの様子

	Power Supply
In [1]: %matplotlib notebook import pysimlet gui = pysimlet.AutoTestGUI() gui.display() Test vectors	
Select local file Upload file Select your program file Change /mnt/workspace/SLMLET/app/riscv-test/in/32ul-p-add/rv/32ul-p-add/	
Status: Loaded successfully Loaded programs rv32ul-p-add (no verify info) Remove selected Clear list message	
Test configuration Pass count: 1 Clock: Change? Frequency range 10 - 120 MHz Voltage:	
Register verification info Please register VerifyInfo instantance for each test vectors in the cell bellow.	

総消費電力の比較



まとめ

■ エッジ,MEC向けのSoC SLMLETの試作チップテスト環境を構築

- PYNQ-Z2に実装したSLMLET制御用回路
- ソフトウェア開発キット
- Jupyuter Notebook,FPGA,測定装置を連携させるPythonライブラリ PySLMLET ■構築したシステムによりテスト、評価を自動化
- 初期評価結果として見えてきたこと
 - ■リーク電力は90%弱をロジック部が占める
 - -0.3 V程度のリバースバイアスが特に動作周波数の低い場合に有効
- ■一方で、動作周波数が高い場合はゼロバイアスにし、VDDを下げるのが有効
 ■今後の展望
 - HyperBus, SLM部を利用した際の評価を実施